加法器

未来题库→标签→加法器

加法器

1.8086CPU中的地址加法器形成的是16位的物理地址。2.在定点二进制运算器中，加法运算一般通过原码运算的二进制加法器来实现。（）3.在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放（）。4.并行加法器中每一位的进位产生函数Gi为（）。5.加法器采用并行进位的目的（）。6.加法器采用并行进位的目的是：7.下列不属于组合逻辑电路的加法器为（）。8.如果将一个4位并行加法器扩展为一个8位加法器，则必须（）。9.一个4位并行加法器可以用于相加（）。10.串行加法器的进位信号采用（）传递，而并行加法器的进位信号采用（）传递。11.超前进位加法器比串行进位加法器速度（），电路结构（）。12.下列不属于组合逻辑电路加法器的是（）。13.根据加法器的运算机制，下面等式正确的为（）14.采用补码运算仅用加法器可实现所有算术运算，结果也为补码形式。（）15.加法器有半加器和全加器之分。半加的本质是（）16.加法器是用来完成两个二进制数相加的逻辑电路。17.加法器是用来完成两个二进制数相加的逻辑电路，是数字系统中不可缺少的组成单元。当某一逻辑函数的输出等于输入变量所表示的数加上另一常数或一组代码时，用加法器实现是十分方便的。18.对于BCD码加法器的设计，如果低位BCD码的和大于等于9，则使和加上6，且有进位：19.现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a,b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的20.在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。