- 1.module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DI2.module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DI3.运行以下代码from sklearn.datasets import load（）irisiris（）data = load（）iris（）iris（）data.data.shape输出结果为(150, 4)。则表示iris数据集包括样本个数为（）。4.运行以下代码from sklearn.datasets import load（）irisiris（）data = load（）iris（）iris（）data.data.shape输出结果为(150, 4)。则表示iris数据集包括样本特征数为（）。