设计同步时序逻辑电路时，若有两个状态等价，可以只保留这两个状态中的一个。

A.正确

B.错误

正确答案：A