CLK'EVENT AND CLK='1'表示CLK的 ( )-未来题库

CLK'EVENT AND CLK='1'表示CLK的 ( )

未来题库→百科

CLK'EVENT AND CLK='1'表示CLK的 ( )

A.上升沿

B.下降沿

C.高电平

D.低电平

正确答案：上升沿

Tags:clk

猜你喜欢

1.module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q + 1'b1;endmodule上述HDL程序是用什么语言写的？
2.module SHIF4(DIN,CLK,RST,DOUT);input CLK,DIN,RST; output DOUT;reg [3:0] SHFT;always@(posedge CLK or posedge RST)if(RST)SHFT=4&am
3.module SHFT1(CLK,LOAD,DIN,QB);　 output QB;　input CLK,LOAD;　 input[7:0] DIN; reg[7:0]　REG8;　 always @(posedge CLK)if(LOAD)REG8=DI
4.module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入：
5.含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;（）Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格
6.module SHFT1(CLK,LOAD,DIN,QB);　 output QB;　input CLK,LOAD;　 input[7:0] DIN; reg[7:0]　REG8;　 always @(posedge CLK)if(LOAD)REG8=DI
7.module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg [3:0] Q ;always @(posedge（）)Q = Q+1 ; endmodule
8.含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?（）:(CLK?D.Q);endmodule空格处应该填入：
9.CLK'EVENT AND CLK='1'表示CLK的 ( )