CLK'EVENT AND CLK='1'表示CLK的 ( )
A.上升沿
B.下降沿
C.高电平
D.低电平
正确答案：上升沿
CLK'EVENT AND CLK='1'表示CLK的 ( )
5次阅读
若某端口定义为“CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);”，则CQ的数据类型为（）
类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。
猜你喜欢
- 含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?（）:(CLK?D.Q);endmodule空格处应该填入：
- module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge（）)Q = Q+1 ; endmodule
- module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DI
- 含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;（）Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格
- module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入：