首页 / 百科 / 内容详情 485模块驱动输出逻辑0时的电平范围是(),接收信号逻辑0的电平范围是()。 2022-05-10 7次阅读 电平 逻辑 范围 485模块驱动输出逻辑0时的电平范围是(),接收信号逻辑0的电平范围是()。 A.2~6V,0~0.2VB.-2~-6V,0~-0.2VC.2~6V,0.2~6VD.-2~-6V,-0.2~-6V正确答案:-2~-6V,-0.2~-6V 在485网络通信中,当使用485模块的上升时间是40ns时,大于()的传输线被认为是长线,需要加终端电阻。 进行导线绝缘电阻测量时,不需要特别的高压防护措施。() 猜你喜欢 8086CPU的MIO#引脚信号是CPU发出的,当访问存储器时,发出高电平,当访问IO接口时,发出低电平。 8086CPU的复位信号至少维持;个时钟周期的高电平有效。 数字信号通常需要通过电平转换,方可得到微处理器能够识别的信号。 ADC0809的EOC引脚输出高电平表示()。C起动A/D转换读出数字量A/D转换结束A/D转换出错 TTL输入端空置为高电平,CMOS输入端不能空置。()