不完整的条件语句的描述,是Verilog描述时序电路的途径之一。

不完整的条件语句的描述,是Verilog描述时序电路的途径之一。

A.正确

B.错误

正确答案:正确

猜你喜欢