and是Verilog语法中预先定义了的门级原型。

and是Verilog语法中预先定义了的门级原型。

A.正确

B.错误

正确答案:正确

猜你喜欢