Verilog语言引用的子模块可以是一个设计好的Verilog模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

猜你喜欢

• 根据模块对运行的影响，航空系统组块升级（ASBU）将每一组块中的模块归纳为不同的性能改善领域，包括：（）。
• 时钟模块有三个输入的时钟源。
• 时钟模块输出的MCLK是提供给CPU使用的。
• 时钟模块输出的ACLK是频率高于SMCLK。
• 计数器中的看门狗模块的作用主要是防止程序跑飞。