Verilog程序中设计源文件的后缀名是?

Verilog程序中设计源文件的后缀名是?

A..xdc

B...sim

C..bit

D..v

正确答案:.v

猜你喜欢