在Verilog语言中，块语句关键词是begin_end（）

A.正确

B.错误

正确答案：正确