Verilog中case引导的是()语句。

Verilog中case引导的是()语句。

A.条件

B.循环

C.赋值

D.其它都不是

E.条件

F.顺序

正确答案:条件;条件

猜你喜欢