分析VerilogHDL程序：if(a)out1=int1;elseout1=int2;当a=（）执行out1=int1。

1次阅读
out1 int1 verilogHDL

分析VerilogHDL程序：if(a)out1=int1;elseout1=int2;当a=（）执行out1=int1。

A.Z

B.X

C.1

D.0

正确答案：1

猜你喜欢