每个VerfilogHDL源文件中只准编写一个顶层模块，以module开始，以endmodule结束。

A.正确

B.错误

正确答案：正确