首页
锁存器的使能控制LE为低电平时,输出状态为高组态。()
未来题库
→
百科
锁存器的使能控制LE为低电平时,输出状态为高组态。()
A.正确
B.错误
正确答案:B
Tags:
锁存器
组态
电平
猜你喜欢
1.
查询输入/输出方式下,外设状态线要经过()与微机相连。()C锁存器译码器缓冲器放大器
2.
TTL电路的标准低电平、标准高电平和阈值电压分别为0.4V、2.4V和1.4V。()
3.
TTL输入端空置为高电平,CMOS输入端不能空置。()
4.
ADC0809的EOC引脚输出高电平表示()。C起动A/D转换读出数字量A/D转换结束A/D转换出错
5.
数字信号通常需要通过电平转换,方可得到微处理器能够识别的信号。
6.
依据能级由低到高顺序、遵守Pauli不相容原理排布电子就可以写出基态原子的电子组态。
7.
最外层电子组态为ns1或ns2的元素,都在s区。
8.
8086CPU的复位信号至少维持;个时钟周期的高电平有效。
9.
8086CPU的MIO#引脚信号是CPU发出的,当访问存储器时,发出高电平,当访问IO接口时,发出低电平。
10.
锁存器的作用是将输入数据保存,当锁存信号无效时,输入端的数据变化不会影响已保存的数据。